FPGA Verilog VHDLprojekty

Witaj Mohammed Ibrahim, Twój profil przyciągnął moją uwagę, w związku z czym mam przyjemność zaoferować Ci mój projekt. Przedyskutujmy wszelkie szczegóły na czacie. Chciałbym wiedzieć czy potrafisz stworzyć projekt minutnika elektronicznego w języku Verilog w programie Vivado 2020.1

Mam do zrobienia project czyli zaprojoektowanie kalkulatora. Uzywane sa przyciski na klawiaturze komputera i przez port RS232 do DE2 plytki przesylane sa sygnaly. 3 sygnaly:1 to liczba 2 to +-*/ a 3 to liczba. Program ma za zadanie przeliczenie tego co uzytkownik chce przez wprowadzenie danych na komputerze i wynik musi byc wyswielony na 7 Segment display. Uzywam tylko 10 cyfr od 0 to 9. Mam troche rzeczy zrobionych do tego projektu ale potrzebuje duzo pomocy. Czy ktos bylby wstanie mi w tym pomoc? Oferuje zaplate na pomoc

!Ig8zyJpS!GnnZ9SGO049nJGFtAGjkTOMhcRvQC_951SCldpGRVZc

Poszukuje kogoś kto jest w stanie wykonać projekt w VHDLu Na układzie xc9536 / xc9572

Witam! Chciałbym zlecić niewielki projekt w VHDL, zależy mi na czasie(termin 3-4 styczeń). Jest to projekt na studia, więc nie wymaga dużej rozbudowy i musi być w miarę łatwy w zrozumieniu. Zlecenie polegałoby na wykonaniu odwzorowania bezpośredniego pamięci cache. Całość ma działać na płytce Altera de 2. Interesuje mnie w zasadzie sama część mapowania bezpośredniego, komunikacja z RAM, obsługa trafienia i nie trafienia w cache. Szczegóły ustalimy jeżeli będzie Pan zainteresowany. Bardzo proszę o szybki kontakt Pozdrawiam

Szczegóły dla zainteresowanych

Witam zlecę wykonanie projektu generatora obrazów testowych dla monitora na płytkę fpga Spartan, z wykorzystaniem procesora picoBlaze materiały pomocnicze podeślę na maila więcej info na maila scrollock99@

Pomoc przy zadaniu z VHDL, więcej info na maila mario1800@

pomoc przy zadaniu z VHDL więcej info na maila mario1800@

Opracowanie oraz zapisanie w języku opisu sprzętu (HDL) zadanej funkcji systemu wbudowanego typu NoC. Realizacja – dowolne ze środowisk do opisu/syntezy/symulacji systemów cyfrowych. A temat to: Moduł mechaniki przełączania w ruterze typu store-and-forward. Przyjąć, że ruter jest 5-portowy (N, S,W, E, LP) z n-flitowym buforem wejściowym (n przyjąć z zakresu 5-20). Opracować przykładowy format flita. Można przyjąć, że pierwszy flit zawiera ID portu, do którego ma być przekierowana transmisja (rozmiar bufora FIFO ma pomieścić całą transmisję).

Zlecenie polega na uproszczeniu projektu demonstracyjnego w Quartusie 9.1. Należy usunąć zbędne elementy oraz okomentować kod. Proszę licytować koszt wykonania tych czynności, w komentarzu dodatkowo proszę podać cenę "konsultacji" za godzinę.

szczegóły na mail.

witam, potrzebuje napisać układ mnożący mod 2n-1 w systemie RNS w jezyku VHDL.

...pl/rtvforum/ Całość polega na wpisywaniu propozycji nowych tematów w specjalnym polu tekstowym pod danym tematem. Krok 1. Wyświetlamy listę tematów Krok 2. Przechodzimy do wybranej dyskusji, zapoznajemy się z treścią pierwszej lub/i kolejnych wiadomości. Krok 3. Wpisujemy propozycje tematu poniżej tytułu wiadomości, klikamy przycisk wyślij. Przykład, temat: VHDL, powinien być VHDL co to jest i do czego służy? AF 0300 powinien być: Poszukuję aplikacji układu SAF 0300, w sterowaniu tachografu Windows XP i Neostrada powinien być: Windows XP i Neostrada, problem z szybkością neostrady Prezentacja: Praca bardzo prosta, ale wymagająca szybkiego czytania, analizowania i pisania, najlepiej widziana osoba z wykształceniem

Witam, szukam chętnej osoby znającej język VHDL, która podejmie się wykonania 3 zadań w tym języku. Program dowolny gdyż interesuje mnie tylko działający kod. Termin wykonania zlecenia to maksymalnie czwartek wieczór. Oto skrócony opis zadań: 1. Multiplekser o 4 wejściach adresowych - opis komponentowy 2. Transkoder, który wprowadzoną liczbę w dowolnym kodzie (np. BCD 8421 ) pokaże dziesiętnie na 2 wyświetlaczach - opis strukturalny 3. Wyświetlenie na wyświetlaczu 7-segmentowym przesuwającego się w lewo bądź prawo wyrazu 'POLE' - opis strukturalny Po szczegółowe informacje wraz ze skanami treści zadań proszę o kontakt na nr gg 5596522 lub na maila @wp.pl.

Witam, szukam chętnej osoby, która zrobiłaby 3 zadania w języku VHDL. Zadania są z pewnością proste jednak nie dla kogoś kto ma z tym językiem pierwszy raz do czynienia :) Potrzebuję je na piątek tak więc termin zlecenia to maksymalnie czwartek wieczór. Oto skrócony opis zadań: 1. Multiplekser o 4 wejściach adresowych - opis komponentowy 2. Transkoder, który wprowadzoną liczbę w dowolnym kodzie (np. BCD 8421 ) pokaże dziesiętnie na 2 wyświetlaczach - opis strukturalny 3. Wyświetlenie na wyświetlaczu 7-segmentowym przesuwającego się w lewo bądź prawo wyrazu 'POLE' - opis strukturalny Po szczegółowe informacje wraz ze skanami treści zadań proszę o kontakt na nr gg 5596522 lub na maila @wp.pl.

Witam serdecznie potrzebuje prosty program w jezyku VHDL wiecej informacji na email.

Poszukuję osoby ze znajomością Vhdl-a. Proszę o kontakt w celu omówienia szczegółów.

Witam mam do napisania prace z języków opisu sprzętu. Temat: Opracowanie systemu mikroprocesorowego. Posiadam materiały i troszke mam napisane mogę to udostępnic. Nie polega to na zaprojektowaniu system mikoroprocesorowego ale należy przeprowadzić symulacje.

Witam mam do napisania prace z języków opisu sprzętu. Temat: Opracowanie systemu mikroprocesorowego. Posiadam materiały i troszke mam napisane mogę to udostępnic. Zakres: przygotowanie modeli oraz wizualizacji wyników w VHPI, PLI.

Witam mam do napisania prace z języków opisu sprzętu. Temat: Opracowanie systemu mikroprocesorowego. Posiadam materiały i troszke mam napisane mogę to udostępnic. Zakres: przygotowanie modeli oraz wizualizacji wyników w VHPI, PLI.

Zlecę napisanie prostej gry w AHDL lub gry podany po zaakceptoeaniu przez mnie oferty Założenia: -płytka ma sie komunikować z komputerem za pomocą portu USB, dostarczam moduły obsługujace te transmisję -stan autioamtu głównego ma być wyświetlany na wyswietlaczu LCD, dołączam moduł obsługujący.. Oferty,wraz z ceną proszę składać na portalu, z zainteresowanymi skontaktuję się osobiście

Wykonanie projektu w programie Quartus II (VHDL). Sygnalizacja pustego i pełnego bufora

text jest techniczny, a dokladnie jest to opis jezyka VERILOG wiec raczej wolalbym aby podjal sie tego ktos kto ma stycznosc z cyfrowka zeby nie poprzetlumaczal "glupot" :) text do przetlumaczenia jest podany w linku: do przetlumaczenia jest 10 rozdzial czyli bez ostatniej strony, w swojej cenie prosze uwzglednic to ze znaczna czesc to kod, ktorego oczywiscie sie nie tlumaczy... :D ...jesli cena bedzie za wysoka nie wybiore zwyciezcy... tylko pewnie sam do tego siade :(

Projekt w skład którego powienien wchodzić skrambler i deskrambler samosynchronizujący napisany w VHDL'u (w programie Active VHDL 3.1) dla wielomianu X^43+1 (dla ATM). Projekt powinien zawierać program z testbench z możliwością odczytu i zapisu wyników z/do pliku oraz komentarzem w kodzie źródłowym.

Zaprojektowany w VHDL translator protokołu IPv4 na IPv6 oraz IPv6 na IPv4. Ma przerabiać nagłówek oraz obliczać sumę kontrolną(dla IPv6 na IPv4). Posiadam dokładną dokumentację projektu-pozostaje tylko kwestia napisania tego cudeńka w VHDL. Kontakt pod: motokepek@ lub gg:3070269

Mam do napisania prostą grę (typu jednoręki bandyta, czyli losowe liczby na wyswietlaczach, kostka itp) w VHDL, którą będzie można obsługiwać: - max. czterema przyciskami (monostabilnymi); - dwoma wyświetlaczami 7-segmentowymi; lub klawiaturką 7-dmio przyciskową (bistabilną)(opcjonalnie) Projekt jest pod układ programowalny ALTERA.

I'm in need of a synthesizable Verilog code to interface with a camera, primarily for image capture. The project should also include a comprehensive testbench to ensure functionality and reliability. To ensure the best fit for this project, it would be beneficial if you have: - Proficiency in Verilog coding - Previous experience with camera interfacing - Ability to create effective testbenches

Hi there I did read your project description and it looks you are looking for an electronics engineer having experience in circuit, PCB layout designing, and microcontrollers coding/firmware development. My name is Engr. Saddam Gul, I am an electronics engineer having 5+ years of experience in circuits designing, PCB layout designing, and embedded system microcontrollers (Arduino, ESP32, FPGA, C2000, STM, and Rpi) coding/firmware development. I have successfully executed numerous complex projects, which you can view in my portfolio as samples. Please feel free to share more details about your project, and don't hesitate to contact me for any further discussions. Thank you Regards Engr. Saddam Gul

I am seeking a highly skilled Technical Report Writer with experience in FPGA development, PCB design, and electronic hardware integration to document a comprehensive report on the LVDS to MIPI CSI-2 video stream conversion project.

I am seeking a highly skilled Technical Report Writer with experience in FPGA development, PCB design, and electronic hardware integration to document a comprehensive report on the LVDS to MIPI CSI-2 video stream conversion project.

We are seeking assistance from an experienced freelancer who has worked on executing AI models on Xilinx-based FPGAs through TVM. The goal is to execute AI models trained with TensorFlow on a Xilinx FPGA, specifically the Ultra96v2 board. We are following the guidelines to execute a TVM-compiled AI model using the Vitis AI DPU. We are looking for validated tips to solve each issue and require remote support or virtual meetings. The available platforms for remote assistance include Skype, Zoom, Webex, and Microsoft Teams. Currently, we are using TensorFlow version 2.18, PYNQ version 3.0.1, Vitis AI version 2.5, and TVM version 0.19. 1. TensorFlow Model Conversion Error While following the example (), to convert a TensorFlow

I am seeking a highly skilled Technical Report Writer with experience in FPGA development, PCB design, and electronic hardware integration to document a comprehensive report on the LVDS to MIPI CSI-2 video stream conversion project.

...in Altera FPGA and electronics to develop a smart automatic door lock system. The system should use an electronic strike solenoid lock and operate based on a 4x3 keypad input. Key project requirements: - The lock should open when a correct passcode is entered. There will be three different passcodes programmed into the system. - If the user fails to enter the correct password after three tries, the system should implement a 20-second cooldown period before allowing attempts to restart. - A display screen should provide feedback when the correct passcode is entered. You will also need to provide guidance on how to connect the GPIO pins of the Altera DE0 Nanobot to a servo motor to simulate the door opening. The ideal candidate for this project should have a strong background in ...

Hi, I need an APP optimized for Markov Chain Monte Carlo (MCMC) computations written in hardware description languages VHDL or Verilog for the AMD Alveo™ U50 Data Center Accelerator Card. The app should be as basic as possible, but it needs to outperform the top-performance CPUs such as Ryzen 9 7950x or IntelCore i9 14900K. AMD Alveo™ U50 Data Center Accelerator Card The app will be used for mining (PoW) activities for the Matrix AI Network project: From the MATRIX 1.0 White Paper, the recommended hardware for mining activities should focus on devices optimized for Markov Chain Monte Carlo (MCMC) computations. These computations are integral to the

I'm working on a digital circuit design project focused on a finite state machine (FSM) for a lock system. I need assistance with the design and implementation using VHDL on a Basys3 FPGA board. Ideal Skills: - Proficiency in VHDL - Experience with digital circuit design - Familiarity with FSMs Key Tasks: - Design a FSM for a lock system - Implement the design using VHDL - Test the design on a Basys3 FPGA board Please provide examples of similar projects you've completed in your proposal.

I'm looking for an expert in HDI grade PCB design for a compact 23mm x 11mm PCB. This design is intended for a consumer electronics device. Key Requirements: - The PCB needs to accommodate various components: Sensors, LEDs, FPGA, and Buffer memory. - Sequential illumination - The design should be suitable for indoor use only. Ideal Skills: - Proficiency in PCB design software. - Experience in designing PCBs for consumer electronics. - Familiarity with the integration of sensors, FPGAs, and buffer memory on PCBs. - Knowledge of HDI grade PCB design. Please provide relevant samples of your past work.

...calculator and the implementation of LED patterns & seven segment display on the FPGA. Here's a more detailed breakdown of the tasks: - **Sign Calculator Implementation**: - The calculator should support basic arithmetic operations such as addition, subtraction, multiplication, and division. - It should be designed using a combination of combinational and sequential logic using Verilog. - **LED Patterns on FPGA**: - The LED patterns should be generated randomly. - You should have experience in creating dynamic and visually appealing patterns. - **Seven Segment Display on FPGA**: - The project involves configuring a seven segment display on the FPGA. - Your understanding of schematic design and FPGA programming will be cru...

I'm seeking an FPGA expert proficient in VHDL for a multi-part project. The centerpiece is a digital alarm clock displayed on an LCD, with the following tasks to be completed: 1) A counter that counts from 0000-9999. It should be able to reset and be controlled using a pushbutton, displaying in decimal on 7-segment displays. 2) A digital alarm clock. The clock should display on an LCD and turn on an LED when the current time matches the alarm time. 3) Generation of a waveform. 4) Configuration of pins. 5) A demo video of the completed project. The digital alarm clock is the highest priority, so experience with time-based VHDL projects will be advantageous. Please note, the digital alarm clock does not need to include additional features such as a snooze function...

I'm seeking an expert FPGA designer with Verilog proficiency to develop a custom hardware accelerator. Key Responsibilities: - Design an FPGA-based hardware accelerator specifically for managing sequential DMA reads and writes for memory access (TRBs). - Implement this using Verilog. Requirements: - Extensive experience with Xilinx FPGA family. - Proficiency in Verilog. - Prior work in designing custom hardware accelerators. - Knowledge in handling DMA operations. - Ability to translate complex hardware functions into Verilog code. The goal of this project is to create an efficient, reliable hardware solution that can handle specific memory access tasks with optimal performance.

I'm in need of a professional who can assist me with simulating sequential logic circuits, specifically flip-flops and latches, using VHDL. Key Responsibilities: - Simulate sequential logic circuits using VHDL - Focus on flip-flops and latches Ideal Skills: - Proficiency in VHDL - Experience with simulating sequential logic circuits - Understanding of flip-flops and latches Your expertise will be pivotal in ensuring the successful simulation of these circuits. Looking forward to your proposals.

...experienced professional with a strong background in designing DMA controllers for the Artix 7 FPGA (xc7a35t). The ideal candidate will have a proven track record of working on similar projects and possess in-depth knowledge of FPGA architecture and DMA operations. You will be responsible for developing and optimizing a robust DMA controller tailored for our specific application needs. If you are passionate about FPGA design and have hands-on experience with Artix 7, we would love to hear from you. I'm using pcileech project () and I'm trying to modify it. I'm stuck with one part that I need help with, that is I need DMA from within the FPGA design. For example I want to read/write from physical memory addresses from within the pcileech_a7

Request for Assistance from an Experienced Freelancer with Running AI Models on Xilinx FPGA Using TVM We are looking for an expert with experience in running AI models on Xilinx-based FPGAs using TVM. We need someone who can provide tips for resolving issues through video tutorials or documentation. If necessary, we are open to remote support or virtual meetings to address the problems. Our goal is to run AI models trained in TensorFlow on a Xilinx Ultra96v2 FPGA board. Following the instructions provided in the linked guide, we are executing AI models compiled with TVM using the Vitis AI DPU. The tools and versions currently being used are as follows: • PYNQ: Version 3.0.1 • Vitis AI: Version 2.5 • TVM: Version 0.19 Below are the issues we need help resolving:...

I am looking for a professional with extensive knowledge in computer architecture to assist with an upcoming project. The ideal candidate should have a strong background in processor design, memory hierarchy, and I/O systems. Experience with performance optimizatio...performance optimization, power efficiency, and scalability is a plus. Key Skills & Experience: - Extensive knowledge in computer architecture - Strong background in processor design, memory hierarchy, and I/O systems - Experience with performance optimization, power efficiency, and scalability - Proficiency in simulation or modeling tools related to computer architecture. - Proficiency in VHDL/Verilog for hardware design. Deliverable is a comprehensive technical report. The main objective is to create a v...

I need an expert to create a single lane bidirectional differential sender/receiver that connects two Xilinx FPGAs. Key Requirements: - The main purpose of this connection is data transfer between the two FPGAs. - The target data transfer rate is up to 1 Gbps (typ. 500 MBaud in DD...single lane bidirectional differential sender/receiver that connects two Xilinx FPGAs. Key Requirements: - The main purpose of this connection is data transfer between the two FPGAs. - The target data transfer rate is up to 1 Gbps (typ. 500 MBaud in DDR fashion) Ideal Skills: - Proficiency in FPGA programming, particularly with Xilinx FPGAs. - Familiarity with the SerDes, IO-Delay, clocking archtecture of Spartan-6 - Language: VHDL Please do not post any suggestions unless you have experienc...

...Python/Java, JPA, JWT, and MySQL. ⿣ Bootstrap & Power BI Merge design and data for visually stunning insights. ⿤ Embedded Systems Work with TI Boards, STM controllers, Linux, and cutting-edge embedded tech. ⿥ Cloud Computing Teach AWS, Python, Terraform, and cloud-first solutions. ⿦ Blockchain Be the guide to secure, decentralized future technologies. ⿧ VLSI Design & Verification Lead with expertise in Verilog, SystemVerilog, and UVM. ⿨ VLSI Design for Test (DFT) Shape the semiconductor field with Scan BIST, MBIST, and ATPG. Location: Tamil Nadu(Ready to travel and stay all over TN) and Andhra pradesh Why Join Us? Flexible freelance opportunities Shape the future of engineering talent Collaborate with a forward-thinking team Let’s build something extraordinary, to...

I am seeking a highly skilled Technical Report Writer with experience in FPGA development, PCB design, and electronic hardware integration to document a comprehensive report on the LVDS to MIPI CSI-2 video stream conversion project.

I am searching for someone to help me with the following project. I hope you can help me. I need an APP optimized for Markov Chain Monte Carlo (MCMC) computations written in hardware description languages VHDL or Verilog for the AMD Alveo™ U50 Data Center Accelerator Card or similar other FDPA. The app should be as basic as possible, but it needs to outperform the top-performance CPUs such as Ryzen 9 7950x or IntelCore i9 14900K. AMD Alveo™ U50 Data Center Accelerator Card The app will be used for mining (PoW) activities for the Matrix AI Network project: From the MATRIX 1.0 White Paper, the recommended hardware for mining activities should focus on devices

I am seeking a highly skilled Technical Report Writer with experience in FPGA development, PCB design, and electronic hardware integration to document a comprehensive report on the LVDS to MIPI CSI-2 video stream conversion project.

...Synplify,VerilogXL,Virtuoso,Xcelium,Spectre,Allegro,Vivado,Quartus,ModleSim, Matlab,Octave,Signal Generator,Logic Analyzer,Anaconda,Tensorflow,Keras,Darknet ,notepad++. Language mastery: Verilog,SystemVerilog,UVM,C,C++,VHDL,Python,Firmware etc. Familiar with using: Linux, Windows,Unix,MS-DOS,FreeRTOS. PreviousFields: AISC/IP/IC design,SOC design/verification,FPGA Design/Verification and debugging,AI (especially deep learning),complex digital systems,complex communication systems,mixed digital and analog systems. Work experience focused in Beijing China 5+ years of ASIC experience and 10+ years of FPGA experience, experienced Senior Technical Lead with a demonstrated history of working in the semiconductors industry. Part of 5+ tape outs. Lead Subs...