Proyecto enfocado al diseño VHDL sobre FPGAS.
Desarrollo de código y de bancos de pruebas, verificación del funcionamiento y resolución de algunas cuestiones.
Tiene que estar terminado para el día 17 de diciembre.
Se adjunta toda la descripción de lo que hay que hacer, así como unas plantillas para las soluciones y algunos bancos de pruebas.
Dear sir
I have more than 10 years experience in digital design using FPGA please check my profile also please message me so that we can discuss
Best regards